La mémoire à haute bande passante (HBM) est passée de 52 % à 63 % du total des dépenses de composants des puces IA entre le T1 2024 et le T4 2025. Ces estimations sont une moyenne sur toutes les puces IA conçues par Nvidia, AMD, Google et Amazon, pondérée par les volumes de production.
En part de dépense, les logic dies sont restés à peu près stables autour de 13 %, tandis que le packaging avancé est tombé de 19 % à 15 % et les composants auxiliaires de 15 % à 9 %. En valeur absolue, les dépenses HBM de ces quatre concepteurs ont grimpé d'environ 12 milliards $ en 2024 à 32 milliards $ en 2025 — une hausse annuelle plus rapide que tout autre composant.
Part moyenne du coût total des composants
La HBM représentera probablement une part encore plus grande en 2026, à mesure que l'offre de mémoire reste tendue et que les prix montent. Les hyperscalers anticipent déjà cela dans leurs prévisions de capex : les 190 milliards $ de capex prévus par Microsoft pour l'exercice 2026 incluent environ 25 milliards $ liés à la hausse des prix des composants, tandis que Meta a relevé sa fourchette de capex 2026 de 10 milliards $, citant la même cause.
En savoir plus sur ce graphique
Pour chaque puce IA conçue par Nvidia, AMD, Google et Amazon, nous estimons le coût par puce de quatre catégories de composants : mémoire (HBM), logic dies, packaging avancé (CoWoS) et composants auxiliaires. Nous multiplions ensuite ces coûts par puce par les volumes de production trimestriels estimés pour obtenir les dépenses totales par catégorie, et calculons la part de chaque catégorie dans le total trimestriel, du T1 2024 au T4 2025.
La dépense totale en composants pour les puces IA est passée d'environ 22 milliards $ en 2024 à 52 milliards $ en 2025, la HBM représentant à elle seule environ 20 milliards $ de cette hausse.
Catégories de composants
Les estimations de coût des composants proviennent de notre explorateur de composants de puces IA, qui construit des nomenclatures (bills of materials) au niveau de la puce à partir des communications financières, des dépôts réglementaires des fournisseurs et des rapports d'analystes. Quatre catégories sont suivies :
- Mémoire : stacks HBM (HBM3, HBM3e).
- Logique : logic dies en nœud avancé (3 à 5 nm).
- Packaging : packaging avancé TSMC CoWoS.
- Auxiliaire : substrat, alimentation électrique et autres intrants non-logiques et non-mémoire.
Incertitude et limites
Chaque unité de composant porte une incertitude de coût (prix d'un stack HBM, d'un logic die, d'un package CoWoS). Nous modélisons le coût par composant avec un intervalle de confiance à 90 %. Comme la part est un ratio (coût du composant / coût total), numérateur et dénominateur sont tous deux incertains.
T1 2024
| Composant | Part | Plage (tous extrêmes) |
|---|---|---|
| Mémoire | 52 % | 42 - 62 % |
| Logique | 14 % | 10 - 20 % |
| Packaging | 19 % | 12 - 27 % |
| Auxiliaire | 15 % | 11 - 21 % |
T4 2025
| Composant | Part | Plage (tous extrêmes) |
|---|---|---|
| Mémoire | 63 % | 54 - 73 % |
| Logique | 13 % | 9 - 19 % |
| Packaging | 15 % | 9 - 22 % |
| Auxiliaire | 10 % | 7 - 12 % |
Les coûts des composants peuvent varier selon le contrat, le fournisseur et le calendrier ; nos estimations par puce comportent donc une incertitude. Nos estimations du nombre de puces produites chaque trimestre et du mix de types de puces sont également incertaines, et se propagent dans les parts que nous rapportons.
Article publié par OkurAI, 23 mai 2026. Reproductible sous licence Creative Commons BY.
